鐵之狂傲
標題:
Verilog這個語言真的是.....
[列印本頁]
作者:
飛天神劍
時間:
05-12-24 20:53
標題:
Verilog這個語言真的是.....
Verilog這個語言
debug不容易
而且就算語法對了但是結果不對也不行
難道一定要結果對了才算
中間的過程都不管了嗎
對這個東西只能說：『結果才是一切』
我%$%#@@#^*&
跟我的風格不合啊
歡迎光臨 鐵之狂傲 (https://gamez.com.tw/)