鐵之狂傲

標題: NVIDIA Echelon晶片的核心示意圖及架構圖曝光 [列印本頁]
作者: CANCERS    時間: 12-2-2 15:51
標題: NVIDIA Echelon晶片的核心示意圖及架構圖曝光
　　日前國內IT網站PCINLIFE論壇管理員Edison曝光了多張NVIDIA用於展示的幻燈片，內容為NVIDIA ExaScale計畫主要產品Echelon晶片的核心示意圖及架構圖等。
102805z8c9z09cxteeccbe.png

103021jppdebupwbzawzua.png

103256qgaas33yg3ek7yde.png

　　從圖上可以看出，Echelon晶片內部擁有64個命名為“NoC(Network on Chip)”的SM模組，每個模組擁有4組SM單元，每組SM單元中擁有8個類似於CUDA Core的SM Lane單元，並通過內部界面與L2快取及其它SM單元相互連接，另外在晶片中間還有8個LOC(Latency Processor)單元，預計晶片面積為290平方毫米，採用10nm工藝打造。
162254mnmy0dj2ynmsgmyy.png

164122zbsq6lqps050k8y2.png
稍早公佈的Echelon架構圖

　　實際上，稍早NVIDIA亦曾經公佈過Echelon架構圖，當時稱該晶片的雙精度運算能力為20TFLOPS，不過在日前曝光的資料中就下降至16TFLOPS。對此Edison稱，最新的參數可能是沒有算入CPU的運算能力。



歡迎光臨 鐵之狂傲 (https://gamez.com.tw/)