鐵之狂傲

標題: HPC希望之星，Intel公佈Xeon Phi詳細架構設計 [列印本頁]
作者: CANCERS    時間: 12-9-6 12:08
標題: HPC希望之星，Intel公佈Xeon Phi詳細架構設計
　　HotChips會議上AMD已經把家底亮出來了，Intel則把發布不久的Xeon Phi作為重點，雖然已經對Xeon Phi的規格、性能做了曝光，但是第三方的報導顯然沒有Intel的介紹更深入。
0001.jpg
Intel在HotChips會議上公佈了Xeon Phi的詳細架構

0003.jpg

　　Xeon Phi使用的是Intel MIC多核架構，後者與已經掛掉的Larrabee架構有莫大的關係，Intel原本想用精簡的X86核心做GPU的，不過未能成功，反倒無心插柳將其變成了專司高性能計算的Xeon Phi。
　　Xeon Phi使用的是一個512bit SIMD體系，支援X86指令集以及通用的Linux平台、Fortan、C、C++等語言。

0004.jpg

架構優勢

0005.jpg

　　Intel強調Xeon Phi的一大優勢就是高效，TOP500中排名150位的HPC使用的就是Xeon Phi處理器，功耗為72.9KW，排名177的使用是NVIDIA Tesla 2090，功耗為81.5KW，使用AMD Radeon的HPC雖然功耗只有47KW，但是排名456位，性能不濟。

0006.jpg

　　Xeon Phi既然名為MIC超多核，那麼每個內核的能力勢必不可能跟單一Xeon品牌的內核相當，不過MIC強調的是大規模並行計算，核心規模50+，現有的工藝已經生產出61個核心的產品了，所以總體計算能力更強。
內核體系
0007.jpg

　　每個內核有32KB L1代碼快取，並有一個512bit矢量單元和2個超標量單元，L2快取則有512KB，實際上L2快取要比桌面版處理器還要高，目前Ivy Bridge的每個內核L2快取也不過256KB，Intel希望通過增大Xeon Phi內核的L2快取來提升其超大規模運算能力。

0008.jpg
矢量單元設計

內核及記憶體的互聯
　　如此龐大的內核規模必然面臨一個重要問題：每個內核要如何連接起來。Xeon Phi使用了一種新的內核互聯及記憶體子系統，Intel高級工程師George Chrysos表示這是一種新的環形拓撲匯流排，不僅用於內核互聯，而且也用在了內核與GDDR5記憶體的連接上。

0009.jpg


0010.jpg


0011.jpg


0012.jpg

多執行緒並行

0013.jpg


0014.jpg


0015.jpg


0016.jpg


0017.jpg


0018.jpg


0019.jpg


0020.jpg

功耗管理

0021.jpg


0022.jpg


0023.jpg


0024.jpg


0025.jpg


0026.jpg


0027.jpg


0028.jpg


0029.jpg


0030.jpg


0031.jpg





歡迎光臨 鐵之狂傲 (https://gamez.com.tw/)