鐵之狂傲

標題: NAND新時代起點，三星V-NAND技術詳解 [列印本頁]
作者: LEOZ    時間: 13-8-29 06:04
標題: NAND新時代起點，三星V-NAND技術詳解
　　三星這兩年已經是全球最大的NAND供應商，不僅生產能力強大，技術實力也是頂級的。本月初宣佈量產世界首款3D垂直快閃記憶體(V-NAND)，月中就有相關的企業級V-NAND快閃記憶體發布了。IMFT、Hynix及東芝等其他NAND廠商也有各自的垂直快閃記憶體計畫，但是量產時間三星已經走在了其他公司前列，快人一步就是競爭優勢。
3dnand07.jpg

　　三星的V-NAND每個die容量都有128Gb(16GB)，通過3D堆疊技術可以實現最多24層die堆疊，這意味着24層堆疊的總容量將達到384GB。此外，三星還宣佈V-NAND快閃記憶體的寫入速度及可靠性都有2倍以上的提高。
　　三星量產V-NAND垂直快閃記憶體意味着什麼？他們是如何做到的？對整個NAND產業有什麼樣的影響？Anandtech網站對三星量產V-NAND快閃記憶體做了一番分析。
傳統NAND的困境：容量要想提高，製程就越先進，可靠性和性能越低
　　Anandtech稱自從2008年Intel的X25-M SSD進入市場之後，SSD的價格已經大幅下降了，當時80GB的SSD都要600美元，現在同樣的價錢可以買三星或者美光的1TB SSD了。摩爾定律指導着電子產品的發展，晶體管越來越小，NAND密度越來越高，價格越來越便宜。
　　但是伴隨晶體管越來越小的後果是NAND的可靠性及性能越來越低。就以IMFT過去幾代的NAND產品的P/E次數及編程時間為例吧，看下圖所示。
3dnand01.jpg
不同工藝下的快閃記憶體擦寫次數及編程時間

　　50nm時代，P/E次數是10000次，編程時間只有900us，隨着製程工藝的前進，P/E次數從1000次降到5000次再降到3000次，這還只是MLC的變化，要是TLC，P/E次數已經降低到了1000次了。
　　造成這個現象的根本原因是基本的物理特性。2bit MLC每cell單元儲存2bit數據只可只需要一兩打電子，3bit MLC(也就是TLC)的每個cell單元儲存，隨着NAND的縮小情況變得不同了，如果到了14/15/16nm階段，情況會變得更加困難。
3dnand02.png
三星做了很萌的解釋

　　測量儲存單元中這些極微小的變化很困難，特別是當NAND cell單元越來越小、考得越來越近的情況下。20nm工藝之後，cell單元之間的干擾現象更加嚴重，而在50nm工藝階段，這些問題可以借助主控及優質的NAND緩解。現在我們已經看到了SSD主控需要做更多的ECC及DSP類似的工作才能確保內接裝置中的數據準確地讀出/寫入。
　　通過更先進的製程工藝製造傳統的NAND之路很快就要走到頭了，作者表示他聽說目前的工藝只能再持續一兩代，之後再繼續用這樣的方式縮小cell單元就不可行了。
　　那麼NAND未來的出路在哪？答案就是V-NAND，通過電荷擷取快閃記憶體(charge trap flash)技術製造的3D快閃記憶體。
三星V-NAND：不再縮小cell單元，堆疊更多層數
　　三星的V-NAND說起來就是不再追求縮小cell單元，而是通過3D堆疊技術封裝更多cell單元，這樣也可以達到容量增多的目的。
3dnand03.png
V-NAND原理

　　這種變化其實沒有說起來這麼簡單。SSD的讀寫原理可以參考我們之前的文章：十四款120/128GB [url=https://www.gamez.com.tw/forum.php?mod=forumdisplay&fid=509&filter=typeid&typeid=3607]SSD橫向評測[/url]。簡單來說，SSD中使用的是浮柵極MOSFET(Floating gate MOSFET)，電子儲存在柵極中，它相當於一個導體。晶體管的瑕疵會導致柵極與溝道之間會短路，這會消耗柵極中的電荷，也就是說每次寫入數據都要消耗一次柵極壽命，一旦柵極中的電荷沒了，cell單元就相當於掛了，不能再儲存數據。
　　三星的V-NAND快閃記憶體就放棄了傳統的浮柵極MOSFET，改用自家的電荷擷取快閃記憶體(charge trap flash，簡稱CTF)設計。每個cell單元看起來更小了，但是裡面的電荷是儲存在一個絶緣層而非之前的導體上的，理論上是沒有消耗的。這種看起來更小的電荷有很多優點，比如更高的可靠性、更小的體積，不過這些還只是其中的一部分。
　　使用CTF結構的V-NAND快閃記憶體被認為是一種非平面設計，絶緣體環繞溝道(channle)，控制柵極又環繞着絶緣體層。這種3D結構設計提升了儲存電荷的的物理區域，提高了性能和可靠性。
　　可靠性和性能提升是V-NAND快閃記憶體的一個方面，還有就是3D堆疊。由於三星已經可以垂直方向擴充NAND密度，那就沒有繼續縮小晶體管的壓力了，所以三星可以使用相對更舊的工藝來生產V-NAND快閃記憶體，現在使用的是30nm等級的，介於30-39nm之間。
　　使用舊工藝的好處就是P/E擦寫次數大幅提升，目前的19/20nm工藝MLC快閃記憶體的擦寫次數普遍是3000次，三星的V-NAND快閃記憶體可達35000次，這也是三星說可靠性提升2-10倍的由來。
　　使用舊工藝甚至也沒妨礙三星提高NAND密度，三星之前公佈的V-NAND是128Gb核心的，目前主流19/20nm工藝的核心容量是64Gb，如果用傳統工藝製造128Gb核心的NAND，那麼工藝需要15nm。
　　更大容量的NAND有着更少的干擾，編程時間會更短，這意味着性能會提高。此外，更大容量的NAND的讀寫不需要那麼多次的重試，因此總功耗也會更低。
3dnand04.jpg

　　三星在企業級市場上走出了V-NAND快閃記憶體第一步，不過目前使用的NAND還是128Gb的，因此容量上並沒有什麼驚人的，但是作者預測很快就會有全面的改善，只不過現在談論相關產品的售價和發售有點過早了。
V-NAND：三星的未來
3dnand05.jpg

　　V-NAND快閃記憶體是三星的未來，我們可以看到V-NAND快閃記憶體出現在企業級、客戶端級甚至移動市場(移動電話及平板)。儘管距離三星全面轉向V-NAND快閃記憶體還有一段時間，但是明年就可以看到三星在多個市場領域轉向V-NAND。
3dnand06.png

　　目前的128Gb核心NAND已經很好，不過這肯定不是終點，三星預計在2017年實現每核心1Tb，這都要歸功於3D NAND。此外，理論上三星還可以使用更先進的製程工藝來提高儲存密度，只是這樣做也會面臨傳統二維NAND結構需要面對的難題。另外，目前的V-NAND還是2bit MLC，有需要的話三星還可以選擇使用3bit MLC(TLC)來進一步提高儲存密度。
　　其他的NAND廠商未來如何？作者認為那些不會轉向CTF或者3D NAND的廠商可能會考慮其他的技術，比如resistive RAM(電阻式隨機儲存器)，潛在的性能提升甚至會更高，也可以借助3D堆疊實現更高的儲存密度。
　　最終對消費者利好的就是，我們未來可以看到SSD在儲存密度、性能及可靠性上的改進。



歡迎光臨 鐵之狂傲 (https://gamez.com.tw/)