【CPU】 IDF會議的明星，Haswell處理器架構更多細節

[複製連結] 檢視: 819|回覆: 0

CANCERS

名望的勇者

電梯直達

1^#

發表於 12-9-18 12:00:28 |只看該作者 |降序瀏覽大字中字小字正體化简体化

　　上一篇已經見識到Intel Haswell在功耗改進方面的努力，最低功耗只有7.5W左右，讓人印象深刻，這不僅要歸功於22nm工藝的先進，還有Haswell架構設計的先天考慮，在功耗管理方面有進步。　　除了桌面版和移動版這兩大傳統產品綫之外，Haswell還會有針對Ultrabook的SOC產品，整合了晶片組等設計，TDP功耗只有15W，而前面展示的功耗都是TDP功耗低於10W的，不過實際細節尚不清楚。

Haswell的模組化設計

　　巧合的是，Intel在Hasell處理器上也使用模組化的設計理念，不過這跟AMD的推土機並不一樣，Intel的模組化強調的是可變，核心數可變，TDP功耗可調，快取單元大小可變等。

GPU架構設計

　　在GPU部分，Intel提出了名為Slice(薄片)的設計，三種不同的GPU配備GT1、GT2以及GT3可以隨着需要而擴充，其中GT3提供了2倍GPU單元數量，包括2個光柵化單元、Z-緩衝以及2倍的渲染單元。

功耗管理設計

　　功耗管理方面，Haswell增加了S0ix狀態，它與Windows 8中引入的Connected Standy(連接待機)有關，就是說在保持網路活動的情況下CPU進入節能狀態，與普通的S0活動狀態相比其功耗只有後者的1/20，與S3/S4節能狀態相比喚醒速度更快，這樣一來就可以大幅降低系統功耗，延長續航時間。

執行單元的變化

　　執行單元部分新增了兩條渲染管線，並配有新的分支預測單元，每週期可以執行8條指令。其他管線現在也可以執行FMA指令(A= A + BxC浮點指令)，理論上數據吞吐量加倍。

分支預測單元的改進

快取及延遲的改進

　　實際變化可不僅如此，分支預測單元也做了改進，快取方面變化更大，L1的數據及指令快取雖然還是8-Way，不過每週期執行能力在Ivy Bridge基礎上加倍，Load/Storge頻寬現在是64byte/cycle和32byte/cycle。
　　另外，L2到L1之間的頻寬也加倍，L2 TLB單元也多了2MB共享快取。

　　另一個值得注意的變化就是Ring Bus環形匯流排以及cache快取現在與核心分離，可以獨立調節頻率，不知道會不會對超頻有所改善。
來源：Hardware.fr

轉播0 分享0 收藏0

回覆使用道具檢舉

最後更新返回清單

帳號		自動登入	取回密碼
密碼			註冊